- 软件大小:976.56M
- 软件语言:中文
- 软件类型:国外软件
- 软件类别:修改软件 / 其他行业
- 更新时间:2023-03-11 07:29
- 运行环境:WinAll, WinXP, Win7, Win8, Win10
- 软件等级:
- 软件厂商:
- 官方网站:http://www.downcc.com
248.04M/中文/0.8
8000.00M/中文/2.0
195.31M/中文/2.4
2222.08M/中文/1.9
444.24M/中文/2.2
ModelSim SE 10.4是由Mentor公司推出的一款HDL语言仿真软件。软件功能强大,是同类软件中最优秀的一款,有需要此软件的用户快来绿色资源网下载吧。
Modelsim是一款专业的HDL语言仿真软件。其为用户提供了一套完善的仿真环境,能够帮助广大开发人员实现混合仿真,与此同时,其还具备项目管理、SystemVerilog设计、编译等多种强大的功能,深受用户的青睐。
该版本全面支持VHDL和Verilog语言的IEEE 标准,支持C/C++功能调用和调试e-level)的代码。
Modelsim能提供友好的仿真环境还有业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器,采用直接优化的编译技术、TCL/Tk技术和单一内核仿真技术,编译仿真速度快,编译的代码与平台无关,便于保护IP核,个性化的图形界面和用户接口,为用户加快调错提供强有力的手段,是FPGA/ASIC设计的首选仿真软件
RTL和门级优化,本地编译结构,编译仿真速度快,跨平台跨版本仿真;
单内核VHDL和Verilog混合仿真;
源代码模版和助手,项目管理;
集成了性能分析、波形比较、代码覆盖、数据流ChaseX、Signal Spy、虚拟对象Virtual Object、Memory窗口、Assertion窗口、源码窗口显示信号值、信号条件断点等众多调试功能;
C和Tcl/Tk接口,C调试;
对SystemC的直接支持,和HDL任意混合;
支持SystemVerilog的设计功能;
对系统级描述语言的最全面支持,SystemVerilog,SystemC,PSL;
ASIC Sign off。
可以单独或同时进行行为(behavioral)、RTL级、和门级(gate-level)的代码。
请描述您所遇到的错误,我们将尽快予以修正,谢谢!
*必填项,请输入内容